第二章 ARM体系结构 1、IP核分类：软核、固核、硬核。 2、ARM处理器系列：ARM V4版架构引入16位的Thumb指令集。ARM V6增加了SIMD（单指令流多数据流）功能拓展。ARM V7是32位ARM处理器体系结构的最高版本。 3、Cortex系列基于V7架构：Cortex-A：面向性能密集型系统的应用处理器内核Cortex-R：面向实时应用的高性能内核Cortex-M：面向各类嵌入式应用的微控制器内核 4、ARM V8架构支持64位指令集，同时兼容32位。 5、ARM7TDMI之后所有的ARM内核，即使没有包含“TDMI”字符，也都默认包含了TDMI的功能特性。 6、ARM7TDMI：
7、ARM微控制器使用的是AMBA总线体系结构，定义了三种总线：AHB总线、ASB总线、APB总线。 8、CISC vs RISC：
9、ARM CPU的两种工作状态：ARM状态（32位字对齐）、Thumb状态（16位半字对齐）。两种状态是通过带状态切换的分支指令BX完成的，若最低位是1，进入Thumb状态；若最低位是0，进入ARM状态。 10、ARM处理器有37个物理寄存器，31个通用寄存器和6个状态寄存器。 11、微处理器是整个系统的核心，主要包括：控制部件、算术逻辑部件、寄存器组。 12、ARM7系列采用三级流水线（取指、译码、执行）的冯·诺伊曼结构。ARM9采用五级流水线（取指、译码、执行、访存、回写）的哈佛结构，将存储器的访问和寄存器写操作分别由单独的流水线来处理，解决了三级流水线LDR/STR指令执行阶段的延迟，提高了指令执行效率。 13、ARM体系结构支持7种处理器模式：
14、特权模式：
15、异常模式：
16、用户模式和系统模式使用完全相同的寄存器组。 17、ARM微处理器的运行模式可以通过软件改变（特权模式），也可以通过外部中断或异常处理改变。 18、特权模式可以自由地访问系统资源和改变模式。 19、ARM指令集可分为5大指令，所有指令都可以条件执行：（分类不用背，会选择题就行）（1）数据处理指令：MOV，AND，SUB，ADD（2）加载和存储指令：LDR，STR，LDM，STM（3）分支指令：B，BX（4）协处理器指令：LDC，STC（5）杂项指令：SWI，MRS，MSR 20、在ARM体系结构中，字节长度为8位，半字的长度为16位，字的长度为32位。 21、ARM 系列微处理器支持的字数据存储格式有：（给数字会做题）大端格式：字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中。小端格式：低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。
22、堆栈指针寄存器R13（SP）：在ARM指令集当中，没有以特殊方式使用R13的指令或其它功能，只是习惯上都这样使用。但是在Thumb指令集中存在使用R13的指令。 23、链接寄存器R14（LR）：在每种模式下，模式自身的R14版本用于保存子程序返回地址（由硬件完成）；当发生异常时，该模式下的R14被设置成该异常模式将要返回的地址（由硬件完成）。 24、子程序调用使用“BL Lable”指令来实现跳转，使用“MOV PC, LR”指令实现子程序返回。 25、异常的进入和退出的过程：（1）执行用户模式下的程序；（2）发生IRQ中断，硬件将某个地址存入IRQ模式下的R14_irq寄存器，用户模式下的R14没有被破坏；（3）IRQ服务程序A执行完毕，将R14_irq寄存器的内容减去某个常量后存入PC，返回之前被中断的程序； 26、程序计数器R15（PC）：指向正在取指的地址，即当前正在执行指令的地址加上8个字节（两条ARM指令的长度）。 26、ARM指令总是以字为单位，所以R15寄存器的最低两位总是0。
27、当使用STR和STM指令来保存R15时候，应当在程序中计算出该芯片的偏移量：
28、写入R15 的值被当作一个指令地址，程序从这个地址处继续执行（相当于执行一次无条件跳转）。 29、程序状态寄存器CPSR：在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在因为异常事件而进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。 30、程序状态寄存器——CPSR(1)+SPSR(5)： CPSR反映了当前处理器的状态：4个条件码标志；2个中断控制位；5个对当前处理器模式进行编码的位；1个指示当前执行指令的工作状态位；保留位。 SPSR：备份程序状态字，保存异常事件发生之前的CPSR。 31、CPSR寄存器的格式：
32、CPSR/SPSR的读写指令（MRS、MSR）：MRS: 状态寄存器到通用寄存器的传送指令(读状态寄存器)MSR: 通用寄存器到状态寄存器的传送指令(写状态寄存器)MRS和MSR指令可以实现对状态寄存器的读、修改、写操作，即修改状态寄存器的值。
33、要知道复位对应0地址：
34、要知道复位优先级最高为1，未定义指令和SWI优先级都是6：
35、在复位后，除PC和CPSR之外的所有寄存器的值都不确定。 36、进入异常过程：（1）在适当的LR中保存下一条指令的地址（R14_irq）（2）将CPSR复制到适当的SPSR（如SPSR_irq）中；（3）将CPSR模式位强制设置为与异常类型相对应的值；（4）强制PC从相关的异常向量处取指。 37、异常总是在ARM状态中进行处理。当处理器处于Thumb状态时发生了异常，在异常向量地址装入PC时，会自动切换到ARM状态。 38、除了复位异常外，其余的异常都需要返回。 39、退出异常过程：（1）将LR(如R14_irq)中的值减去偏移量后存入PC，偏移量根据异常的类型而有所不同；（2）将SPSR(如SPSR_irq)的值复制回CPSR；（3）若在进入异常处理时设置了中断禁止标志(I/F位)则清零该标志。 40、无论发生什么异常（除复位），内核总是会首先将 PC-4 放到LR寄存器中。 41、（异常类型及相关返回指令）这个表要掌握：
42、小结：（1）数据类型：字节、半字、字（2）微处理器的工作状态：ARM、Thumb（3）体系结构的存储器格式：4GB 大/小端模式（4）处理器模式：用户模式、系统模式、快中断模式、中断模式、管理模式、中止模式、未定义模式。（5）寄存器组织：ARM——R0~R15、CPSR、SPSR；Thumb——R0~R7、SP、LR、PC、CPSR（6）7种异常：复位、未定义、软件中断、预取中止、数据中止、IRQ、FIQ；对应向量地址：0X00、0X04、0X08……0X1C。（7）向量优先级：Reset、ABT（数据）、FIQ、IRQ、ABT（取指）、UND、SWI。 返回目录： Chilan Yuk：嵌入式系统 期末复习 目录
2024最新激活全家桶教程，稳定运行到2099年，请移步至置顶文章：https://sigusoft.com/99576.html
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请联系我们举报，一经查实，本站将立刻删除。 文章由激活谷谷主-小谷整理,转载请注明出处：https://sigusoft.com/72648.html
