存储器有哪些分类方式和特点和功能_存储器有哪些分类方式和特点和功能

计算机组成原理：储存系统和结构
　　储存系统的组成：

　　1.按作用分类

　　1>高速缓冲存储器：位于主存和CPU之间，用来存放正在执行的程序段和数据，以便CPU能高速的访问它们。其速度可以和CPU速度相匹配。

　　2>主存储器：存放计算机运行期间所需要的程序和数据，CPU可直接随机地进行读/写访问。有一定容量，速度较高

　　3>辅助存储器：存放当前暂时不参与运行的程序和数据以及一些需要永久保存的信息。容量大，成本低，但存取速度较慢。

　　2.按存储方式分类

　　1>随机存取存储器(RAM)：随机存储就是CPU可以对其中的内容随机地存取，对任何一个存储单元的写入和读出时间是一样的，与其所处的物理位置无关。主要用作主存，也可用作高速缓冲存储器。

　　2>只读存储器(ROM)：存储器内容只能随机读出而不能写入。信息一旦写入，即使断点，内容也不会丢失。如存放BIOS程序。

　　3>顺序存取储存器(SAM)：SAM的内容只能顺序读取，存取时间长短与信息在存储体上的物理位置有关。如磁带机

　　4>直接存取储存器(DAM)：当要存储信息时，第一步直接指向整个存储器中的某个小区域(如磁盘上的磁道)；第二步在小区域内顺序检索或等待，直至找到目的地后再进行读/写操作。

　　3.按存储介质分类

　　1>磁芯存储器：采用具有矩形磁滞回线的铁氧体磁性材料，利用2中不同的剩磁状态表示"1"或"0"。一棵磁芯存放一个二进制位，成千上万颗磁芯组成磁芯体。可以长期存储信息，读出是破坏性读出；存储容量小，速度慢，体积大，可靠性低。

　　2>半导体存储器：采用半导体器件制造的存储器，主要有MOS型存储器和双极型存储器两大类。MOS型集成度高，功耗低，价格便宜，存取速度较慢；双极性存储器具有存取速度快，集成度低，功耗大，成本较高等特点。半导体RAM存储的信息会因为断电而丢失。

　　3>磁表面存储器：在金属或塑料机体上，涂覆一层磁性材料，用磁层储存信息，如磁带。其容量大，价格低，存储速度慢，多用作辅助存储器。

　　4>光存储器：采用激光控制访问的存储器，储存容量大，常用辅助存储器。

　　4.按信息的可保存性分类：

　　1>易失性存储器：断点后，存储信息即消失的存储器。如半导体RAM

　　2>非易失性存储器：断点后信息仍保存的存储器，如ROM。

　　存储系统的层次结构：为了解决存储容量，存取速度和价格之间的矛盾，通常把各种不同存储容量，不同存取速度的存储器，按一定的体系结构组织起来，形成一个统一整体的存储系统。

　　上面是多级存储层次，n中不同的存储器在逻辑上是一个整体。M1容量小最小，速度最快，价格最高，用于存放最常用的数据；Mn容量最大，速度最低，价格最低，存放最少使用的数据。整个系统具有接近M1的速度，Mn的容量。

　　图a为Cache存储系统，Cache是为解决主存速度不足而提出来的。在Cache和主存之间增加辅助硬件，让它们构成一个整体。从CPU上看，速度接近Cache的速度，容量是主存的容量，每位价格接近主存的价格。

　　图b为虚拟存储系统是为解决主存容量不足提出来的。在主存和辅存之间，增加辅助软硬件，让它们构成一个整体。从CPU上看，速度接近主存的速度，容量是虚拟地址空间，每位价格接近辅存的价格。虚拟存储系统需要通过操作系统来调控。

　　主存储器的组织

　　1.主储存器的基本结构：主存通常由存储体，地址译码驱动电路，I/O和读写电路组成。

　　存储体是主存储器的核心，程序和数据都存在存储体中。

　　地址译码驱动电路实际上包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平，以表示选中了某一存储单元，然后由驱动器提供驱动电流去驱动相应的读写电路，完成对选中存储单元的读写操作。

　　I/O读写电路包括读出放大器，写入电路和读写控制电路，用以完成被选中存储单元中给位的读出和写入操作。

　　主存的读写操作时在控制器的控制下进行的，只有接收到来自控制器的读写命令或写允许信号后，才能实现正确的读写操作。

　　主存储器的存储单元

　　位：二进制数的最基本单元，也是存储器存储信息的最小单位。

　　存储字：一个二进制数由若干个位组成，当这个二进制数作为一个整体存入或取出时，这个数称为存储字。

　　储存单元：存放存储字或存储字节的主存空间。

　　存储体：大量存储单元的结合构成一个存储体。

　　存储地址：为了区别存储体中的各个存储单元，必须将它们逐一编号。存储单元的编号就是地址。

　　0x123456 存放在0x40000~0x40003中的情况(12为高字节)

　　大端：高字节存放在低地址，12 34 56

　　小端：高字节存放在高地址，56 34 12

　　主存储器的主要技术指标

　　储存容量：对于字节编址的计算机，以字节数来表示存储容量。如计算机的主存容量为64K*16，表示它有64K个存储单元，每个存储单元的字长16位。1K=1024B，16为是2个字节，若用字节数表示，则可记为128K字节。

　　存取速度：主存的存取速度通常由存取时间，存取周期，主存带宽等来描述

　　存取时间：指从启动一次存储器操作到完成该操作所经历的时间。

　　存取周期：主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需的最短时间。一般存储周期>存取时间，因为在读写操作之后，总要有一段恢复内部状态的时间。

　　主存带宽：又称数据传输率，表示每秒从主存进出信息的最大数量，单位是字每秒或字节每秒或位每秒。提高主存带宽的措施：缩短存取周期；增加存储字长；增加存储

　　可靠性：在规定的时间内，存储器无故障读写的概率

　　功耗：反应存储器耗电多少，同时也反应了其发热的程序。

　　数据在主存中的存放

　　字节占8个位，半字16位，单字32位，双字64位，它们出现的概率相同。

　　图a是一种不浪费存储资源的存放方法，4中不同数据长度一个紧接着上一个存放。这样的优点是不浪费存储器资源，主要问题有2个：一是除了访问一个字节以外，当要访问一个双字，一个单字或一个半字时都有可能需要花费两个存取周期。图中一个双字，一个单字或一个半字都有可能跨越2个存储体存放，这使存储器的工作速度降低了一半；二是存储器读写控制比较复杂。

　　图b又是一种存放方法，每种类型都必须从一个存储字的起始位置开始存放，而多余的部分浪费不用。这种数据存放方法优点是：访问某种类型只要一个存取周期，缺点是浪费了宝贵的存储资源。

　　图c是前两种方法的这种方案，双字数据(8字节)的起始地址的最末3个二进制位必须为000(8的整数倍)，单字数据的起始地址的最末两位必须为00(4的整数倍)。这种方法也能保证访问数据只要一个存储周期，称为边界对齐的数据存放方法。

　　RAM记忆单元电路：6管SRAM记忆单元电路，4管DRAM记忆单元电路，单管DRAM记忆单元电路(电路图可参考教材)

　　动态RAM的刷新：

　　刷新间隔：DRAM一直在放电，为了维持DRAM记忆单元 的存储信息，没隔一段时间需要进行刷新，这主要根据珊极电容的放电速度，一般选定的最大刷新间隔为2ms或4ms甚至更大。

　　刷新方式

　　1>集中刷新方式：在允许的最大时间间隔内，按照存储芯片容量的大小集中安排若干个刷新周期，刷新时停止读写操作。这里的刷新周期是指刷新一行所需的时间，由于刷新过程是假读的过程，所以刷新周期就等于存取周期。其优点是读写操作不受刷新工作的影响，因此系统存取速度较高。缺点是刷新期间必须停止读写，这一段时间称为"死区"，而且存储容量越大，死区越长。

　　2>分散刷新方式：把刷新操作分散到每个存取周期内进行，此时系统的存储周期被分为两部分，前一部分时间进行读写操作或保持，后一部分时间进行刷新操作。在一个系统存取周期内刷新存储矩阵中的一行。这种刷新方式没有死区，但是它加长了系统的存取周期，降低了整机的速度；二是刷新过于频繁。

　　3>异步刷新方式：前述两种方式的组合，充分利用最大刷新间隔时间，把刷新操作平均分配到整个最大刷新时间内进行，注意是平均分配，分散刷新方式是每个存储周期刷新一次，这样可以减少"死区"。

　　刷新控制：解决刷新和CPU访问存储器之间的矛盾。通常，当刷新请求和访问请求同时发生时，应优先进行刷新操作。

　　RAM芯片分析

　　RAM芯片：RAM芯片通过地址线，数据线和控制线与外部连接。地址线是单向输入的，其数目与芯片容量有关。数据线是双向的，即可输入，也可输出，其数目与数据位数有关。控制线主要有读写控制线和片选线两种，读写控制线用来控制芯片是进行读操作还是写操作的，片选线用来决定芯片是否被选中。由于DRAM芯片集成度高，容量大，为了减少芯片引脚的数量，DRAM芯片把地址线分成相等的两部分，分两次从相同的引脚送入。这样每增加一条地址线，增加了4倍的容量。

　　地址译码方式：RAM地址译码电路能把地址线送来的地址信号翻译成对应存储单元的选择信号。地址译码方式有单译码和双译码两种。

　　1>单译码方式

　　2>双译码方式

　　半导体只读存储器：ROM的最大优点是具有非易失性，即使电源断电，ROM中存储的信息也不会丢失。ROM工作时只能读出，不能写入。

　　ROM的类型

　　掩膜式ROM：内容由半导体制造厂按用户提出的要求在芯片的生产过程直接写入，写入之后任何人无法改变其内容

　　一次性可编程ROM：允许用户利用专门的设备写入自己的程序，一旦写入，其内容无法改变。

　　可擦除编程ROM：不仅可以由用户利用编程器写入信息，而且可以对其内容进行多次改写。

　　闪速存储器：允许在操作中被多次擦除或重写的只读存储器。它可以在不加电的情况下长期保存信息，又能在线进行快速擦除与重写。

　　主存储器的连接与控制

　　主存容量的扩展：要组成一个主存，首先要考虑选片的问题，然后就是如何把芯片连起来。将多片组合起来常用位扩展法，字扩展法，字和位同时扩展法。

　　位扩展：只在位数方向扩展(加大字长)，而芯片的的字数和存储器的字数是一致的。位扩展的连接方式 是将各存储芯片的地址线，片选线和读写线相应地并联起来，而将各芯片的数据线单独列出。当CPU访问该存储器时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元，相应单元的内容被同时读至数据总线的各位，或将数据总线上的内容分别同时写入相应单元。

　　字扩展：仅在字数方向扩展，而位数不变。字扩展将芯片的地址线，数据线，读写线并联，由片选信号来区分各个芯片。

　　字和位同时扩展：当构成容量比较大的存储器时，往往需要在字数方向和位数方向上同时扩展。

　　存储芯片的地址分配和片选：CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端。而储存芯片的片选信号则大多是通过高位地址译码或直接连接产生的。片选信号的产生可细分为线选法，全译码法和部分译码法。

　　线选法：用除片内地址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信息为"0"时，就选中与之对应的存储芯

　　全译码法：除片内地址的全部高位地址线都作为地址译码器的输入，译码器的输出做出各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。

　　部分译码：用除片内寻址外的高位地址的一部分来译码产生片选信号。如用4片2K*8的存储芯片组成8K*8存储器，需要4个片选信号，因此只需要用两位地址线来译码产生。

　　主存储器和CPU的连接

　　主存和CPU之间的硬连接：主存与CPU硬连接有3组线，地址总线(AB)，数据总线(DB)，控制总线(CB)。

　　主存的校验

　　主存的奇偶校验：每个储存单元中共存储9位信息(其中8位数据，1位奇偶校验位)，信息中的"1"的个数总是奇数。

　　错误检验和校正(ECC)：ECC主存用一组附加数据位来存储一个特殊码，称为"校验和"。对每个二进制都有相应的ECC码。产生的ECC码所需的位数取决于系统所用的字长。

　　参考资料：<<计算机组成原理>> 蒋本珊