时钟芯片ds1302_可编程时钟芯片

一文了解Xilinx Zynq7000及7系列 FPGA上电时序 　　三炮儿每周二早七点 　　分享/更新一篇硬件开发学习笔记 　　学习分享以助能力增长♥经验交流以期跻身一流

　　目录 　　一、PS侧电源 　　二、PL侧电源 　　三、单板上电时序（包含PS、PL） 　　✍ 　　Zynq芯片的电源分为PS系统和PL逻辑（FPGA）两部分，这两部分的电源区域是完全独立的、被隔离以防止损坏；PS的电源可以在任何PL电源之前或之后上电。 　　PS系统和PL逻辑部分的电源都有一定上电时序要求，不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作。 　　本文以XC7Z045-2FFG900I芯片为例，介绍Zynq7000电源，主要参考是赛灵思官方手册：DS191、DS182、UG483、UG933等。 　　XC7Z045是一款集成了双核ARM Cortex-A9处理器和可编程逻辑器件Kintex-7 FPGA的SoC芯片。 　　一、PS侧电源 　　PS侧的电源种类及其绝对最大额定值和推荐工作条件，如下图所示

　　1、VCCPINT 　　PS内部逻辑(内核)电源电压，最大不超过1.1V； 　　一般设计采用1.0V，要求1.0V±3%； 　　该电源网络命名为VCCPINT_1V0； 　　保证100uF、4.7uF、0.47uF电容至少各1个，其余每个电源管脚视PCB面积保证至少有1个4.7uF或0.47uF去耦电容。 　　另外，VCCPINT_1V0的上电爬升时间要求为0.2ms-50ms。

　　2、VCCPAUX 　　PS辅助电源电压，最大不超过2.0V；一般设计采用1.8V，要求1.8V±5%。 　　3、VCCPLL 　　PS PLL电源，PLL内部时钟供电电源，最大不超过2.0V； 　　一般设计采用1.8V，要求1.8V±5%； 　　通常串磁珠消除电源链路的RF噪声； 　　保证100uF、4.7uF、0.47uF电容至少各1个，其余每个管脚视PCB面积保证至少有1个4.7uF或0.47uF去耦电容。 　　针对VCCPAUX、VCCPLL，通常共用一路1.8V的电源，该电源网络命名为VCCPAUX_1V8； 　　为滤除噪声干扰，推荐在该1.8V电源网网络和VCCPLL管脚之间串接磁珠。

　　4、PS_VCCO 　　PS VCCO包括PS_VCCO_DDR、PS_VCCO_MIO I/O电源， 　　一般根据外设选择相应的电源，外设不同电源电压可能会有差异； 　　VCCO_DDR连接DDR3，可使用1.5V的电源电压，要求1.5V±3%。 　　该电源网络命名为VCCO_1V5；上电爬升时间要求为0.2ms-50ms；去耦电容的要求参考上图Table 3-2。

　　PS侧电源上电时序 　　按照DS191要求，PS侧上电时序设置如下 　　VCCPINT →VCCPAUX&VCCPLL →PS_VCCO， 　　即VCCPINT_1V0 →VCCPAUX_1V8 →VCCO_1V5； 　　下电时序与之相反。 　　二、PL侧电源 　　PL侧电源（FPGA）分为普通PL电源和MGT电源 　　普通PL电源 　　普通PL电源种类及其绝对最大额定值和推荐工作条件，如下图所示

　　1、VCCINT 　　PL内部(内核)电源电压，XC7Z045-2速率的芯片， 　　要求供电电源为1.0V±3%；该电源网络命名为VCCINT_1V0； 　　由于VCCINT_1V0电源电流很大，在靠近电源芯片侧，需要放置2个680uF或4个330uF的电容（由于低气压要求，不能使用钽电容），用于储能； 　　另外，每个电源管脚视PCB面积保证至少有1个4.7uF或0.47uF去耦电容。 　　该电源的上电爬升时间要求为0.2ms-50ms。

　　2、VCCBRAM 　　PL块RAM电源电压，XC7Z045-2速率的芯片， 　　要求供电电源为1.0V±3%；该电源网络可以直接连接到VCCINT_1V0。 　　DS191手册中， VCCINT and VCCBRAM可用同一电源供电。 　　参照上面图表Required PCB Capacitor Quantities per Device (PL)，每个电源管脚视PCB面积保证至少有1个4.7uF或0.47uF去耦电容。 　　该电源的上电爬升时间要求为0.2ms-50ms。 　　3、VCCAUX 　　PL辅助电源电压辅助电源， 　　要求供电电源为1.8V1.8V±5%，该电源网络命名为VCC_PL_1V8； 　　保证至少有1个100uF电容，其余每个管脚视PCB面积保证至少有1个100nF去耦电容； 　　该电源的上电爬升时间要求为0.2ms-50ms。 　　4、VCCO 　　PL HR/HP Bank的IO电源电压，K7芯片有HR和HP两种Bank; 　　HR Bank的VCCO范围是1.2V-3.3V； 　　HP Bank的VCCO范围是1.2V-1.8V。 　　HP Bank VCCO一般使用1.8V，要求1.8V±5%，该电源网络命名为VCCO_1V8，该电源网络可以直接连接到VCC_PL_1V8； 　　HR Bank VCCO一般使用3.3V，要求3.3V±5%，该电源网络命名为VCCO_3V3。 　　每个电源管脚放置一个100nF，0402的电容用于滤波。另外，VCCO的爬升时间要求为0.2ms-50ms。 　　每个Bank的电源网络中保证至少有1个100uF或47uF电容，其余每个管脚视PCB面积保证至少有1个100nF去耦电容。 　　VCCO电源的上电爬升时间要求为0.2ms-50ms。 　　5、VCCAUX_IO 　　PL IO辅助电源电压，根据不同的速率要求，IO辅助电压可以选择为1.8V或者2.0V。 　　一般使用1.8V IO作为辅助电压，要求1.8V±5%， 　　该电源网络可以直接连接到VCC_PL_1V8; 　　DS191手册中，VCCAUX, VCCAUX_IO, and VCCO_1V8可用同一电源供电。 　　保证至少有1个100uF或47uF电容，其余每个管脚视PCB面积保证至少有1个100nF去耦电容。 　　该电源的上电爬升时间要求为0.2ms-50ms。 　　PL侧电源（FPGA）上电时序 　　按照DS191要求，设置如下 　　VCCINT&VCCBRAM→VCCAUX&VCCAUX_IO&VCCO_1V8 →VCCO， 　　即VCCINT_1V0→VCC_PL_1V8 →VCCO_3V3； 　　下电时序与之相反。 　　MGT电源 　　MGT电源种类及其绝对最大额定值和推荐工作条件，如下图所示

　　6、VMGTAVCC 　　GTX收发器的模拟电源电压、锁相环电源，其电压大小一般由QPLL频率决定， 　　一般低于10GHz的使用1.0V，要求1.0V±3%； 　　该电源网络命名为MGTXAVCC_1V0。 　　保证至少有1个4.7uF电容，其余每个管脚视PCB面积保证至少有1个100nF去耦电容。 　　该电源的上电爬升时间要求为0.2ms-50ms。 　　7、VMGTAVTT 　　GTX收发器的端接电路的模拟电源电压，一般使用1.2V，要求1.2V±0.03V；该电源网络命名为MGTXAVTT_1V2。 　　保证至少有1个4.7uF电容，其余每个管脚视PCB面积保证至少有1个100nF去耦电容。 　　该电源的上电爬升时间要求为0.2ms-50ms。 　　8、VMGTVCCAUX 　　GTX收发器的辅助模拟QPLL电源电压，一般使用1.8V； 　　该电源要求为1.8V±0.05V。按照规范，把该信号命名为MGTVCCAUX_1V8， 　　很多设计中VMGTVCCAUX与VCCAUX用同一电源网络VCC_PL_1V8。 　　保证至少有1个4.7uF电容，其余每个管脚视PCB面积保证至少有1个100nF去耦电容。 　　该电源的上电爬升时间要求为0.2ms-50ms。 　　由于GTX收发器的速率很高， 　　一般设计中对其电源电压的纹波要求也很高，推荐使用LDO供电； 　　与PS或PL侧使用同一DCDC电源供电的设计也有，这种通常在GTX侧加Π型滤波等提高电源质量。 　　MGT电源上电时序 　　按照DS191要求，设置如下 　　VCCINT →VMGTAVCC →VMGTAVTT 　　或者 VMGTAVCC →VCCINT →VMGTAVTT； 　　并且 VMGTAVCC 和 VCCINT可以同时上电；对VMGTVCCAUX时序没有要求 　　三炮儿习惯GTX模块时序设置为 　　VCCINT_1V0 →MGTXAVCC_1V0 →MGTXAVTT_1V2 →MGTVCCAUX_1V8； 　　下电时序与之相反。 　　三、单板上电时序（包含PS、PL） 　　将7Z045各部分的上电时序汇总如下 　　PS侧上电时序： 　　VCCPINT_1V0 →VCCPAUX_1V8 →VCCO_1V5； 　　PL侧电源（FPGA）上电时序： 　　VCCINT_1V0 →VCC_PL_1V8→VCCO_3V3； 　　GTX模块时序： 　　VCCINT_1V0→MGTXAVCC_1V0→MGTXAVTT_1V2→MGTVCCAUX_1V8； 　　下电时序均与上电时序相反。 　　DS191中有提到，Zynq芯片的电源分为PS系统和PL逻辑（FPGA）两部分，这两部分的电源区域是完全独立的、被隔离以防止损坏；PS的电源可以在任何PL电源之前或之后上电。 　　根据以上分析，可将一些电源合并以简化上电时序， 　　VCCPINT_1V0、VCCINT_1V0 可合并； 　　VCCPAUX_1V8、VCC_PL_1V8、MGTVCCAUX_1V8 可合并； 　　VCCO_1V5&VCCO_3V3可同时上电。 　　7Z045的上电时序设置如下 　　VCCINT_1V0→MGTXAVTT_1V2→VCC_PL_1V8 →VCCO_1V5&VCCO_3V3 →PS_POR_B下电时序与之相反。 　　关于PS_POR_B Secure Lockdown Window的描述如下



　　上述电源时序仅考虑了7Z045 SoC芯片本身；没有考虑其外围器件的电源时序，实际项目中需要考虑。 　　同时，7Z045的上电时序也不是上述唯一的，可根据具体项目需要设计上电时序； 　　有些设计中为了更充分保证高速模块MGT的信号质量，会使用单独的LDO或噪声纹波小的Buck为MGT模块供电； 　　硬件设计时可参考Xilinx官方手册或量产已稳定的项目。 　　四、最后 　　本文只简单介绍了各电源类型、分析了电源时序； 　　对于各电源功耗未作分析，有兴趣的小伙伴可根据赛灵思官方提供的功耗评估工具XPE（Xilinx Power Estimator) 对各电源功耗进行预估。

　　以上内容参考Xilinx官方手册，可在Xilinx官网下载， 　　也可在本sigusoft关键词 Zynq规格书 手册合辑。

　　更多笔记 　　一文了解BUCK电路自举电容 　　LDO和DCDC有什么异同？ 　　一文搞懂DCDC基础知识 　　LDO基础知识一文搞懂 　　上下拉电阻有啥研究的 　　为什么总是习惯将 1uF和 0.1uF 的两个电容并联摆放在电路中 　　这里是软磨硬泡，号主三炮儿的硬件开发学习笔记、经验分享 　　学习分享以助能力增长，经验交流以期跻身一流