Day3：Part1——存储器概述与主存储器 1.存储器的分类 1）按在计算机中的作用分类 主存储器辅助存储器高速缓冲存储器
2）按存储介质分类 磁表面存储器（磁带、磁盘）磁芯存储器半导体存储器（MOS型存储器、双极型存储器）光存储器（光盘） 3）按存取方式分类 随机存储器（RAM）只读存储器（ROM）串行访问存储器
4）按信息的可保存型分类 易失性存储器：断电后，存储信息即消失的存储器，如RAM非易失性存储器：断电后，存储信息不会消失的存储器，如ROM、磁表面存储器和光存储器 破坏性读出：某个存储单所存储的信息被读出的时候，原存储信息被破坏。 相应有非破坏性读出。 具有破坏性读取性能的存储器，每次读出操作后，必须紧跟一个再生的操作，以便恢复被破坏的信息。 2.性能指标 1）存储容量 2）单位成本 3）存储速度 存取时间存储周期主存带宽
3.多级层次的存储系统 
为了解决存储系统大容量、低成本、高速度3个相互制约的矛盾，在计算机系统中常常采用多级存储器的结构。其层次结构主要体现在Cache-主存层（解决CPU和主存速度不匹配的问题）和主存-辅存层（解决存储系统的容量问题）
多级存储器结构 存储器层次结构的主要思想：上一层的存储器作为低一层存储器的高速缓存。
三级存储系统的层次结构及其构成 从CPU的角度来看，Cache-主存层速度接近Cache，容量和价位却接近于主存；从主存-辅存层分析，其速度接近于主存，容量和价位却接近于辅存。这就解决了矛盾。 注意：主存与Cache之间的数据调动是由硬件自动完成的，对所有程序员都是透明的；而主存与辅存之间的数据调动是由硬件和操作系统共同完成的，对应用程序员是透明的。 1.SRAM （静态随机存储器）芯片和 DRAM （动态随机存储器）芯片 主存由DRAM实现，Cache由SRAM实现，都属于易失性存储器。DRAM的每位价格低于SRAM（SRAM需要更多的硅），速度也慢于SRAM 1）SRAM的工作原理 存放一个二进制位的物理器件称为存储，地址码相同的多个存储构成一个存储单，若干存储单的集合称为存储体。 SRAM的存储是用双稳态触发器（六晶体管MOS）来记忆信息的，因此是非破坏性读出。双稳态触发器工作特点：1.有两个稳定状态0态和1态；2.能根据输入信号将触发置成0或1态；3.输入信号消失后，被置成的0或1态能保存下来，即具有记忆功能。参考自百度词条。 特点：存取速度快、集成度低、价位低、容量大、价格昂贵 一般用于Cache。 2）DRAM的工作原理 DRAM是利用存储（通常只使用一个晶体管）电路中栅极电容上的电荷来存储信息的，密度比SRAM要高很多。 特点（相对SRAM）：存取速度慢、容易集成、位价低、容量大、功耗低 一般用于大容量的主存系统。 DRAM电容上的电荷一般只能维持1~2ms，即使电源不断电，信息也会自动消失。因此必须刷新（取刷新周期为2ms），常见的刷新方式有三种。
3）DRAM芯片的读写周期 参考内存（DRAM）的工作原理及时序介绍_王同学的时间的博客-CSDN博客_dram读写原理 4）SRAM 芯片和 DRAM 芯片的比较 SRAMDRAM存储信息触发器电容破坏性读出非是需要刷新不要需要送行列地址同时送分两次送运行速度快慢集成度低高存储成本高低只要用途高速缓存主机内存 5）存储芯片的内部结构 存储体地址译码器I/O控制电路片选控制信号读/写控制信号
存储器芯片结构图
存储器芯片组成部分思维导图 2.只读存储器 1）只读存储器的特点 结构简单，位密度比可读写存储器高具有非易失性，可靠性高 2）ROM的类型（根据制造工艺分类） 掩模式只读存储器 MROM：内容在生产过程中写入。可靠性高，集成度高，价格便宜但灵活性差一次可编程只读存储器 PROM：用于用户实现一次性编程。可擦除可编程只读存储器 EPROM：用于用户实现多次性编程。可多次改写，但次数有限，写入时间过长。Flash存储器：既可在不加电的情况下长期保存信息，又能再现进行快速擦除和重写。价格便宜，集成度高，电可擦除重写且擦除重写速度快。固态硬盘 SSD：基于闪存，用固态电子存储芯片阵列制成，由控制单和存储单（Flash芯片）组成。可长期保存信息，快速擦除和重写，相比传统硬盘也有读写速度快、低功耗的特性，但价格较高。 3.主存储器的基本组成 存储体是存储器的核心部分，其中的记忆单需要被编址之后才能方便使用。 编址单：具有相同地址的存储件。 可以按字节编址（现代常用），也可按字编址。
主存储器的基本组成框架 DRAM容量较大，地址位数较多，为了减少芯片地址的地址引脚数，采用地址引脚复用技术，行地址和列地址通过相同的引脚分先后两次输入，这样地址引脚数可减少一半。 数据线数和地址线数共同反映了存储体容量的大小：
4.多模块存储器 一种空间并行技术，利用多个结构完全相同的存储模块的并行工作来提高存储器的吞吐率。 1）单体多字存储器 存储器中只有一个存储体，每个存储单存储m个字，总线宽也为m个字，地址必须顺序排列并处于同一存储单。 在一个存取周期内，从同一地址取出m条指令，然后将指令逐条送至CPU。 缺点：指令和数据在主存内必须是连续存放的，一旦遇到转移指令，或操作数不能连续存放，这种方法的效果就不明显。 2）多体并行存储器 由多体模块组成，每块都有相同容量和读取速度，各模块都有独立的读写控制电路、MAR和MDR。既能并行工作也能交叉工作。 高位交叉编址（顺序方式） 高位地址表示体号，低位地址表示体内地址。在高位交叉方式下，总是把低位的体内地址送到由高位体号确定的模块内进行译码。访问一个连续主存块时，总是现在一个模块内访问，等到该模块访问完之后才转到下一个模块访问，并不能提高存储器的吞吐率。
高位交叉编址的多体存储器 低位交叉编址（交叉方式） 高位地址表示体号，低位地址表示体内地址。在低位交叉方式下，总是把高位的体内地址送到由低位体号确定的模块内进行译码。程序存放在相邻模块中，因此这样的存储器称为交叉存储器。可以在不改变每个模块存取周期的前提下，采用流水线的方式并行存取，提高存储器的带宽。 每个模块按“模m”交叉编址，模块号=单地址%m，假定有m个模块，每个模块k个单，则0，m，…，(k-1)m单位于第一个模块；地1，m+1，…，(k-1)m-1单位于第二个模块，以此类推。
低位交叉编址的多体存储器 设模块字长等于数据总线宽度，模块存取一个字的存取周期为T，总线传输周期为r，则存储器交叉模块的数目最小为m=T/r，m称为交叉存取度，每隔r时间延迟后启动下一模块，当数目不小于m时，就可以保证T时间之后再启动该模块，流水线就不会断。 取m个字的时间为T+(m-1)r，顺序方式时间为mT。
2024最新激活全家桶教程，稳定运行到2099年，请移步至置顶文章：https://sigusoft.com/99576.html
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请联系我们举报，一经查实，本站将立刻删除。 文章由激活谷谷主-小谷整理,转载请注明出处：https://sigusoft.com/30779.html
