状态标志位通常作为什么指令的判断条件_检验状态标识有哪四种

计组期末复习考点 （七） 　　考点 34 NZCV 标志位（ARM里是这个，其他模型机本质一样，下面多了一个奇偶标志位） 　　标志寄存器：又称为状态寄存器 　　用来保存ALU操作结果的某些状态 　　不同CPU，标志寄存器中包含的标志也不尽相同最基本的5种运算结果标志： 　　（1）ZF： 　　结果为零标志。 　　运算结果为全0，ZF置1。运算结果不全为0，ZF置0。

ZF 　　（2）CF： 　　进位/借位标志位，CF标志只对无符号数运算有意义。 　　加法运算时：C=1则CF置1 。（表示有进位），否则置0。 　　减法运算时：C=0则CF置1 。（表示不够减，有借位），否则置0。

CF 　　（3）OF： 　　溢出标志。（ARM里的VF） 　　反映有符号数加减运算所得结果是否溢出：OF标志只对带符号数运算有意义。 　　运算溢出：OF=1，运算没有溢出：OF=0。

OF 　　C1 是最高有效位的进位，Cf 是符号位进位。 　　（4）SF： 　　符号标志，记录运算结果的符号。为运算结果的最高位。 　　运算结果为正数时，SF=0，为负数SF=1（无溢出）

SF 　　（5）PF奇偶标志： 　　反映运算结果中“1”的个数的奇偶性当结果操作数中“1”的个数为偶数：PF=1。当结果操作数中1”的个数为奇数：PF=0。

PF

举例 　　虽然是CF和OF 一个是针对无符号数，一个针对有符号数，算是一起算，但用要看需要。 　　考点 35 浮点数IEEE754 　　根据IEEE754国际标准，常用的浮点数格式有3种，阶码的底隐含为2。短实数又称为单精度浮点数，长实数又称为双精度浮点数。临时实数主要用于进行浮点数运算时保存临时的计算结果。

IEEE754 格式MS：符号的编码。Mi：是尾数某一位的编码。E：阶码的编码，将之当作无符号数参加计算。

IEEE754 单精度浮点数

举例 　　下面是例题：

给十六进制，求IEEE754 的真值

给真值，求IEEE754的十六进制 　　IEEE754 中的0 　　

全0 ，定义了+0 和 -0 　　IEEE754 中的正负无穷： 　　

正负无穷 　　IEEE754 中的NAN（非数，不是一个数）： 　　

NAN 　　IEEE754非规格化数（不考）： 　　当阶码太小（小于最小可表示阶码或小于-126/-1022）时右规直到尾数为0或阶码达到可表示的最小值（-126/-1022），这个过程称为“逐级下溢“。 　　逐级下溢的结果就是便尾数变成规格化数，阶码变为最小负数。 　　非规格化数可用于处理阶码下溢，使得出现比最小规格化数还小的数时，程序也能继续进行下去。

　　考点 36 中断 （做一堆题目总结的，qwq） 　　中断系统是计算机中实现中断功能的软硬件的总称。一般在软件上设计：中断初始化程序中的服务程序 　　中断系统是计算机中实现中断功能的软硬件的总称。一般在CPU中配置 （中断机构）。 　　如果同一时刻有多个中断源向CPU申请中断，CPU按照某规则选择一个进行处理，这是（中断优先级）。 　　子程序调用的条件是： 用指令实现调用只能在程序中指定的位置调用预定调用子程序调用是一种程序转移 　　中断和子程序调用对比：中断的触发是随机的，子程序调用是预定调用。中断是一种特殊的子程序调用。中断触发不需要指令，子程序需要用指令来调用。中断返回和子程序返回都是程序转移。CALL 指令是（子程序调用指令）。RET 指令是（指令子程序返回指令）。CLI 指令是（关中断指令）。IRET 指令是：（中断返回指令）。计算机里跳转指令的寻址方式是（相对寻址）。 　　由CPU内部的指令或程序执行中的突发事件所引起的中断称为：软中断异常内中断 　　中断源分为：硬中断和软中断。 　　硬中断（或称外中断）计时器电源故障实时时钟设备故障输入输出请求 　　软中断（或称内中断）运算溢出程序运行至断点处程序取数失败除数为0指令中断 　　中断向量又称为 ：中断服务程序入口地址。 　　在很多中断系统中，对所有的中断源编码，为其分配唯一的代号，称为：中断类型号。 　　中断类型号的用途是：寻找中断向量寻找中断服务程序入口地址 　　80X86有256种中断类型，对应中断类型号应为几位？ 8位 　　中断向量必须与内存中中断服务程序的第一条指令地址一致。（不是子程序的第一条指令地址）。 　　中断响应阶段，CPU首先通过硬件保存程序断点地址（PC）和标志寄存器，以便中断返回，由于该过程对软件设计者是透明的，因此又称为中断隐指令。 　　对于那些CPU目前不准备响应的中断源，采取什么方法实现“不响应”（中断屏蔽）。 　　CPU在指令结束时并不理睬外设的中断请求，原因可能是：处于（关中断状态）。 　　中断全过程包含几个阶段？4个。中断请求中断响应中断服务中断返回

中断全过程 　　CPU在执行某个中断服务程序的过程中，又出现新的中断请求，CPU打断当前正在执行的中断服务程序，而去响应新的中断请求，称为（中断嵌套）。 　　外设或其他中断源通过CPU的中断请求引脚向CPU发送中断请求信号，CPU在每条指令执行完后，检测是否有中断请求，这个阶段称为（中断请求）。 　　CPU在每条指令执行完后，检测是否有中断请求，若有，则转入（中断响应）。 　　中断响应阶段，CPU首先应该：保存断点地址保存标志寄存器 　　中断返回解决的问题是（恢复断点地址和中断处理之前的标志位）。 　　中断返回时，从 (堆栈) 找出断点地址写入程序计数器PC 。 　　控制器何时检测外设是否有中断请求（指令执行完毕时）。 　　中断的作用有：实现人机通信实现多道程序运行和分时操作实现应用程序和操作系统的联系实现多机系统中各处理机间的联系实现CPU与多台I/O设备并行工作使CPU具有处理应急事件的能力能够进行实时处理 　　考点 37 Cache 的总容量与写策略 　　[写操作]写贯穿（Write through）写命中： 　　同时写Cache和写主存，结合使用写缓冲区。 　　CPU将数据同时写入Cache和写缓冲区后就去执行其他操作。 　　写缓冲区的内容都被写入主存后，这些内容被释放掉。 　　如果CPU采用突发模式执行写操作时，写缓冲区的写入速度快于将写缓冲区内容写入主存的速度，当写缓冲区满而无处容纳新数据时，CPU必须阻塞，直至写缓冲区腾出空间来容纳新写入的数据。（写入缓冲区太快了，一下子就慢了，就导致CPU堵塞了） 　　为了减少CPU阻塞的情况，通常的做法是增加写缓冲区的深度。（尽量让缓冲区变大）写不命中： 　　写不分配（WTNWA），直接写主存，不写入Cache行。 　　（ CPU->Main Memory） 　　写分配（WTWA），先调入Cache行，写入Cache行和主存（出发点是想利用空间局部性）。 　　（CPU->Cache->Main Memory） 　　2. 写回策略（Write Back） 　　写回比写贯穿速度更快。 　　写命中时只写Cache，不写主存，当该Cache行被换出时，相应的主存块才被修改。 　　写缺失时，先将该数据所在块拷贝到Cache的某行，余下操作与Cache写命中时相同。 　　为每个Cache行设置一个修改位（dirty），CPU修改Cache行时，标记dirty=1，当该Cache行被换出时，判别此Cache行的修改位dirty的值，从而决定是否将Cache行数据写回主存的对应块。（dirty =1 ?写回主存：不写回） 　　写回策略控制相对复杂，最大的弊端就是存在导致Cache和主存数据不一致的隐患，需要有其他的同步机制来配合保证数据的一致性。 　　3. 两种写策略比较 　　写贯穿策略保证了主存数据总是有效，写回策略可能导致Cache和主存数据不一致。（主存有效性和数据一致性） 　　写回策略的效率高于写贯穿策略。（效率高） 　　写回策略的控制比写穿策略的控制复杂。（控制复杂） 　　[习题] 　　1 假定主存地址位数为32位，按字节编址，主存和Cache采用直接映射方式，主存块大小为1个字，每个字32位，采用写贯穿（write through）方式，则能存放32K字数据的Cache的总容量至少应有（）位

总容量=cache容量+标记容量+vaild容量（块的数量） 　　写贯穿没有dirty的标记。 　　2 假定主存地址位数为32位， 按字节编址，主存和cache之间采用直接映射方式，主存块大小为1个字。每字32位，采用写回策略，则能存放32K字数据的Cache的总容量至少应有（）位。

总容量=cache容量+标记容量+vaild容量+dirty容量 　　考点 38 主机与外设交换信息的方式 　　CPU何时对外设进行读写？程序查询方式程序中断方式直接存储器访问（DMA）方式通道与输入输出处理机方式 　　（1）程序查询方式 　　CPU查询外设已准备好后，才传送数据。 　　CPU与外设间通过程序同步，CPU被外设独占，CPU效率低下。 　　要求：不需要增加额外的硬件电路。 　　应用： 适用于在CPU不太忙，传送速度要求不高时。

程序查询方式 　　（2）程序中断方式 　　在外设准备数据时，CPU执行与传送数据无关的工作，外设在准备好数据后，主动向CPU发送一个中断请求，当CPU执行完当前指令后，停止当前程序的执行，自动转向中断服务程序，在中新服务程序中，完成一个数据的传送，之后中断返回至原来的断点处，继续执行。 　　特点：在外设准备数据时，CPU与外设并行工作CPU效率有所提高，并且CPU可以同时被多个外设占用。 　　要求：接口中需要中断控制逻辑支持。 　　应用：适用于中低速设备。 　　（3）直接存储器访问（DMA）方式 direct memory access 　　将I/O过程中，与内存交换数据的操作交由DMA控制器来控制，简化了CPU对输入输出的控制，进一步提高了 　　CPU的效率。 　　特点：数据的传送不经过CPU（由DMAC控制），而I/O设备管理由CPU控制，简化了CPU对I/O的控制。硬件开销大，结构复杂，但CPU的效率高。 　　要求：需要DMA控制器及相关逻辑支持。 　　应用：适用于高速度大量数据传送时。 　　（4）通道与输入输出处理机方式 　　通道是一个具有特殊功能的处理器，它可以实现对外围设备的统一管理和外围设备与内存之间的数据传送。 　　特点：能独立地执行用通道指令编写的输入输出控制程序，产生相应的控制信号送给由它管辖的设备控制器，继而完成复杂的输入输出过程。 　　要求：需要具有特殊功能的处理器，某些应用中称为输入输出处理器（IOP）。 　　应用：适用与高速度大量数据传送时。输入输出处理机（IOP）通常称作外围处理机（PPU），它是通道方式的进一步发展。这种PPU基本上独立于主机工作，它的结构更接近一般处理机，甚至就是微小型计算机。特点：I/O处理机接管了CPU的各种I/O操作及 I/O控制功能，CPU能与IOP并行工作。要求：需要IOP支持。应用：高速I/O归IOP管理，低速 I/O 设备归CPU管理。 　　更多408选择题，可看： 　　http://t.csdnimg.cn/MP3XF