计算机组成原理学习笔记：五 中央处理器 一、CPU的功能和基本结构 1.CPU的功能 CPU的功能包括：指令控制(程序的顺序控制)操作控制(产生并管理操作信号)时间控制数据加工中断处理 2.CPU的基本结构 
控制器：负责协调并控制计算机各部件执行程序的指令序列。整个系统的指挥枢纽，从主存中取出指令、分析指令并产生有关的操作控制信号。 运算器：负责对数据进行加工。 
二、指令执行过程 1.指令周期 指令周期、机器周期(可定长可不定长)和时钟周期(最小的CPU时间单位)的对应关系：
完整的指令周期：
上述4个工作周期都有CPU访存操作，只是访存的目的不同。取指周期是为了取指令(控制器自动进行，不需要得到相应的指令)，间址周期是为了取操作数有效地址，执行周期是为了取操作数并执行运算，中断周期是为了保存程序断点。 2.指令周期的数据流 (1)取指周期 任务是根据PC中的内容从主存中取出指令代码并存放在IR中。 取指周期的数据流： 
(2)间指周期 任务是取操作数有效地址。 
(3)执行周期 根据IR中的指令的操作码和MDR中地址对应的主存的操作数，通过ALU操作产生执行结果。 不同的指令执行周期操作不同，因此数据流无法统一。 (4)中断周期 任务是中断服务程序的入口地址。 
3.指令执行方案 单指令周期： 对所有指令都选用相同的执行时间(固定的时钟周期)来完成，称为单指令周期方案。指令之间串行执行，即下一条指令只能在前一条指令执行结束后才能启动。因此，指令周期取决于执行时间最长的指令的执行时间。对于那些本来可以在更短时间内完成的指令，要使用这个较长的周期来完成，会降低整个系统的运行速度。多指令周期： 对不同类型的指令选用不同的执行步骤来完成，称为多指令周期方案。指令之间串行执行，即下一条指令只能在前一条指令执行结束后才能启动。但可选用不同个数的时钟周期来完成不同指令的执行过程，指令需要几个周期就为其分配几个周期，而不再要求所有指令占用相同的执行时间。流水线方案： 指令之间可以并行执行的方案，称为流水线方案，其追求的目标是力争在每个时钟周期完成一条指令的执行过程（只在理想情况下才能达到该效果）。这种方案通过在每个时钟周期启动一条指令，尽量让多条指令同时运行，但各自处在不同的执行步骤中。 三、数据通路的功能和基本结构 数据在功能部件之间传送的路径称为数据通路，路径上的部件称为数据通路部件。 数据通路中专门进行数据运算的部件称为执行部件或功能部件。数据通路由控制部件控制。 数据通路的基本结构主要有以下三种∶CPU内部单总线方式：将所有寄存器的输入端和输出端都连接到同一条公共通路上。指令执行效率较低。CPU内部三总线方式：将所有寄存器的输入端和输出端都连接到多条公共通路上。指令执行效率更高。专用数据通路方式：性能高，但硬件量大。 四、控制器的功能和工作原理 1.两种控制器 
2.微指令的编码方式 
五、指令流水线 1.指令流水线的原理 把一个重复的过程分解为若干子过程，各个子过程时间相等，一般以最长的那个过程为标准，每个子过程与其他子过程并行执行(时间上并行)。 一条指令的执行可以划分为：取指、分析(操作码译码，操作数寻址并取出)、执行。指令的执行方式：
流水线的表示方法：时空图
流水线方式的特点： ①多个功能部件并行。 ②每个流水段后面要有一个缓冲寄存器，保留本段执行结果，供下段使用。 ③各功能段尽可能相等。 ④流水线用来处理连续任务。流水线的性能指标： 吞吐率：单位时间内流水线完成的任务数量。 加速比：完成同样一批任务，不使用流水线所用的时间和使用流水线所用时间之比。 效率：流水线的设备利用率称为流水线的效率。在时空图上，流水线的效率定义为完成n个任务占用的时空区有效面积，与n个任务所用的时间及k个流水段所围成的时空区总面积之比。因此，流水线的效率包含了时间和空间两个因素。 2.流水线阻塞的因素 (1)结构相关 由于多条指令在同一时刻争用同一资源而形成的冲突称为结构相关。 解决办法∶前一指令访存时，使后一条相关指令（以及其后续指令）暂停一个时钟周期。单独设置数据存储器和指令存储器，使两项操作各自在不同的存储器中进行，这属于资源重复配置。 (2)数据相关 数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的情况，那么这两条指令即为数据相关。 解决办法∶把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关问题消失后再继续执行。数据旁路技术：设置相关专用通路，直接把前一条指令的 ALU的计算结果作为自己的输入数据开始计算过程，使本来需要暂停的操作可以继续执行。 (3)控制相关 当流水线遇到转移指令和其他改变PC值的指令而造成断流时，会引起控制相关。 解决办法∶尽早判别转移是否发生，尽早生成转移目标地址。预取转移成功和不成功两个控制流方向上的目标指令。加快和提前形成条件码。提高转移方向的猜准率。 3.超标量流水线 超标量流水线技术：超标量计算机不能调整指令的执行顺序，因此通过编译优化技术，把可并行执行的指令搭配起来，挖掘更多的指令并行性。需要配置多个功能部件。 
超流水线技术：在一个时钟周期内再分段，在一个时钟周期内一个功能部件使用多次。不能调整指令的执行顺序，靠编译程序解决优化问题。 
超长指令字：由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条具有多个操作码字段的超长指令字（可达几百位），为此需要采用多个处理部件。超长指令字对优化编译器要求更高，对Cache也有更高的要求。 附：王道课后选择 1.条件转移指令执行时所依据的条件来自(标志寄存器)。 2.所谓的n位CPU，n指的是(数据总线线数)。 3.转移指令时，转移成功，PC的值修改为转移指令的目标地址，否则仍是自增之后的值。 4.指令流水线数据通路：五阶段流水线可分为取指IF、译码/取数ID、执行 EXC、存储器读MEM、写回Write Back。数字系统中，各个子系统通过数据总线连接形成的数据传送路径称为数据通路，包括程序计数器、算术逻辑运算部件、通用寄存器组、取指部件等，不包括控制部件。 5.在单总线的CPU中，ALU：由于 ALU是一个组合逻辑电路，因此其运算过程中必须保持两个输入端的内容不变。又由于CPU 内部采用单总线结构，因此为了得到两个不同的操作数，ALU的一个输入端与总线相连，另一个输入端需通过一个寄存器与总线相连。此外，ALU的输出端也不能直接与内部总线相连，否则其输出又会通过总线反馈到输入端，影响运算结果，因此输出端需通过一个暂存器（用来暂存结果的寄存器）与总线相连。 6.CPU中决定指令执行顺序的是程序计数器PC。 7.指令字长等于存储字长时，取指周期等于机器周期。 8.若某计算机最复杂指令的执行需要完成5个子功能，分别由功能部件A～E实现，各功能部件所需时间分别为80ps、50ps、50ps、70ps和50ps，采用流水线方式执行指令，流水段寄存器延时为20ps，则CPU时钟周期至少为（100ps）。 指令流水线的每个流水段时间单位为时钟周期，题中指令流水线的指令需要用到A～E五个部件，所以每个流水段时间应取最大部件时间80ps，此外还有寄存器延时20ps，则CPU时钟周期至少是100ps。 9.某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6 个微命令，则操作控制字段至少有（15位）。7、3、12、5、6分别至少需要3、2、4、3、3位，所以3+2+4+3+3=15。 10.微程序控制器是相对于CPU的控制器而言，微处理器是相对于一些大型的处理器而言的，二者不能混为一谈。
2024最新激活全家桶教程，稳定运行到2099年，请移步至置顶文章：https://sigusoft.com/99576.html
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请联系我们举报，一经查实，本站将立刻删除。 文章由激活谷谷主-小谷整理,转载请注明出处：https://sigusoft.com/18660.html
